記事 ID: 000080234 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

ETH_RX_DATAレジスターにアクセスする際に、CPRI MegaCore ファンクションの CPU インターフェイスが再表示を停止するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次の場合、 ETH_RX_DATA レジスターは CPU インターフェイスでアクセスされ、CPRI MegaCore® 機能は Fast C & M インターフェイスでイーサネット・データのフレームを受信するまで待機します。 Fast C & M インターフェイスをセットアップしていない場合、またはリンクパートナーが送信していない場合、CPU インターフェイスは無期限に待機し、 cpu_waitrequest シグナルは引き続き表明されます。

Altera®では、 CPRI_CM_STATUS レジスターを使用して、RX Fast C & M チャネルが次の方法で示されているように初期化されていることを確認します。 rx_fast_dm_ptr_valid イーサネット・レジスターにアクセスする前のビット。

関連製品

本記事の適用対象: 3 製品

Stratix® V FPGA
Cyclone® V FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。