記事 ID: 000080221 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ALTLVDS_RXメガファンクション・ポートのrx_dpa_lock_reset信号の最小パルス幅は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

rx_dpa_lock_reset信号を薗薑にすると、rx_dpa_locked信号が高信号から低信号に移動します。rx_dpa_lock_reset信号は、以下で推奨されるリセット・シーケンスの一部である必要はありません。 ALTLVDS RX/TX メガファンクション・ユーザーガイド (PDF).

rx_dpa_lock_reset信号を使用する場合は、1 つ以上の並列クロックサイクルを必要とします。

関連製品

本記事の適用対象: 4 製品

Stratix® V GX FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。