記事 ID: 000080200 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

プリローダーがFPGAから起動中にカーネルパニックを引き起こす原因は何ですか (CONFIG_PRELOADER_EXE_ON_FPGA == 1 の場合)

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    プリロード・ドライバーがFPGAから起動するように設定されている場合 (CONFIG_PRELOADER_EXE_ON_FPGA == 1)、プリロード・ドライバーはブリッジ構成をスキップし、ブリッジ構成情報を U-boot に渡しません。

    解決方法

    U-boot でこの問題を解決するには、「run bridge_enable_handoff」を呼び出す前に次のコマンドを呼び出してください。

    setenv l3remap_handoff 0x19


    例として、U-boot コマンド (U-boot ヘッダーを追加する前) のテキストは次のとおりです。

    fatload mmc 0:1 soc_system.rbf;
    FPGA の読み込み 0;
    setenv l3remap_handoff 0x19
    bridge_enable_handoff実行。
    mmcload を実行します。
    mmcboot を実行します。

    u-boot.www ファイルの作成に関する詳細については、rocketboards ドキュメントページ を参照してください。

    関連製品

    本記事の適用対象: 5 製品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。