記事 ID: 000080192 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

2.5V VCCIO ではなく、入力差動クロックまたはデータピンを I/O バンクに配置できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V、Arria® V、およびCyclone® V デバイスでは、差動入力をサポートするために 2.5 V である必要がある VCCPD によって差動入力バッファーを供給します。 I/O バンクの VCCIO 電源は、次のように選択できます 。1.2、1.25、1.35、1.5、または 1.8 V、および I/O バンクの VCCPD 電源を 2.5-V に設定します。VCCIO が 3.0-V の場合、差動入力 I/O 規格はサポートされません。

 

解決方法

関連製品

本記事の適用対象: 14 製品

Stratix® V GX FPGA
Cyclone® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。