記事 ID: 000080190 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

The supplied JTAG Debug Information (.jdi) file for the project does not appear to match the specified target device as not all nodes have hierarchy info.

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.0 以降の問題により、このエラーは Quartus® II ソフトウェア出力ファイルがデフォルトの場所以外のディレクトリーに設定されている可能性があります。デフォルトの場所はプロジェクトと同じ場所です。

    解決方法

    この問題を回避するには、生成された .jdi ファイルをプロジェクト出力ディレクトリーから .qpf ファイルがあるディレクトリーにコピーします。外部メモリー・インターフェイス・ツールキット を開き、デザインを接続するための通常の手順に従います。

    この問題は、Quartus® II ソフトウェア・バージョン 12.1 以降修正されています。

    関連記事

    関連製品

    本記事の適用対象: 20 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。