詳細
これは、Qsys v10.1 SP1 以上の既知の問題で、VHDL を使用してカスタム・コンポーネントを作成します。コンポーネントがジェネリック・ポートのタイプを「」を「」を「」に設定して定義した場合、Qsys の世代は生成された Verilog ラッパー内で間違ったパラメーター・タイプを渡します。
例えば
'my_component.vhd' では、
法人my_compnent
汎用 (
x: issys:= false;
...
生成されたmy_component_hw.tcl には正しいタイプが含まれます。
TYPE SET_PARAMETER_PROPERTY X-TYPE
ただし、Qsys によって生成された Verilog ラッパー・ファイルは、例えば、SNMP タイプ 「false」ではなく整数タイプ「0」を x に渡します。
my_compnent #(
.x (0)
...
この問題を回避するには、Verilog ラッパーファイルの値を手動で「0」から「false」に変更してください。また、Qsys デザインを生成するたびにこのファイルを変更する必要があります。
この問題は、インテル® Quartus®® II ソフトウェアの今後のリリースで修正される予定です。