記事 ID: 000080174 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/05/15

DDR3 UniPHY コントローラーで ODT が複数のランクにアサートされているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 12.1SP1 以降で生成されたマルチランク DDR3 UniPHY コントローラーがある場合、複数のランク・アサートの ODT 信号が同時に表示される場合があります。

MEGAWizard™ プラグイン・マネージャーの Memory Parameters タブのメモリー・フォーマットがディスクリート・デバイスに設定されていると、ODT に問題があります。

 

 

解決方法

回避策は、メモリー・パラメーター・タブのメモリー・フォーマットを UDIMM に変更することです。

この問題は、Quartus® II ソフトウェア・バージョン 15.0 以降で修正されています。

関連製品

本記事の適用対象: 7 製品

Stratix® III FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。