DisplayPort IP Core 15.0 デザインのリンクアップの問題

DisplayPort* は、DisplayPort IP バージョン 15.0 で (av_sk_4k および sv) デザインを行います。 コアに TX コアのリンクアップの問題があります。この問題は、 TX トランシーバー・リコンフィグレーション・モジュールのリンクレート接続。TX トランシーバー リコンフィグレーション・モジュールのリンクレートが間違ったリンクレート・インジケーターに接続されている TX トランシーバーが誤ったデータレートを再構成する原因となっています。

接続エラーを修正するには、上部のラッパーで次の行を編集します。 ファイル、top.v (av_sk_4kの場合はtop.v、sv の場合はsv_dp_demo.v):

bitec_reconfig_alt_av/sv bitec_reconfig_alt_av/sv_i( .tx_link_rate (dp_rx_reconfig_link_rate_8bits), )

<> bitec_reconfig_alt_av/sv bitec_reconfig_alt_av/sv_i( .tx_link_rate (dp_tx_reconfig_link_rate_8bits), )

この問題は、DisplayPort IP コアのバージョン 15.0 Update 2 で修正されています。