記事 ID: 000080163 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

マルチピン・バスでソース同期補償モードを使用するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 7.2 以降、PLL ソース同期補償モードは、データバスなどの複数のパッドから入力レジスターへのパスを補償できます。アサインメント・エディターの「PLL 補正」アサインメントを使用して、PLL 補正ターゲットとして使用する入力ピンを選択します。入力レジスターがソース同期補償 PLL の同じ出力で駆動される場合など、データバス全体を含めることができます。適切に補償するには、すべてのピンがデバイスの同じ側にある必要があります。 PLL は 、補償バス内のすべての入力ピンの最も長い対応するパッド対レジスター遅延で入力ピンを補償します。

補償対象を選択しない場合、Quartus® II ソフトウェアは PLL の補償出力によって駆動されるすべてのピンを補償対象として自動的に選択します。

インテル® Quartus® II ソフトウェア・バージョン 7.1 SP1 以前では、 PLL ソース同期補償モードは、IOE レジスターへの入力パスを 1 つしか補償できません。インテル® Quartus® II ソフトウェア・バージョン 7.1 SP1 以前の問題の詳細については、関連ソリューション のセクションのソリューションを参照してください。

関連製品

本記事の適用対象: 6 製品

Cyclone® III FPGA
Cyclone® II FPGA
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。