記事 ID: 000080153 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2015/03/09

インテル® Arria® 10 FPGAsで、競合するホールドとセットアップの違反のタイミングをクローズする方法を教えてください。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Arria® 10 デバイスでは、Quartus® II ソフトウェア・フィッターは、レジスターをアダプティブ・ロジック・モジュール (ALM) に自動的にパッケージしてエリアを最適化します。ドライブ LUT と同じ ALM にホールドクリティカルなレジスターが詰まっている場合、ルーターは LUT の前に配線を追加してホールドタイム違反を回避します。これにより、同じ LUT を通過するクリティカル・パス・セットアップに悪影響を及ぼす可能性があるため、この構造の周りのセットアップ時とホールドタイム違反の両方を修正することは困難です。

    解決方法

    新しい Quartus 設定ファイル (.QSF) 割り当てにより、レジスターの自動パッキングと LUT の同じ ALM へのドライブを防止できます。これにより、ルータは必要なホールド固定ワイヤをレジスターの前に直接追加することができ、LUT 自体によるクリティカル パス設定に悪影響を及ぼしません。

    レジスター / LUT パッキングを防ぐには、次の割り当てを使用します。

    OFF -to <inst_name> に -name QII_AUTO_PACKED_REGISTERSをset_instance_assignment

    このアサインメントは、Quartus® II ソフトウェア・バージョン 14.0 インテル Arria 10 FPGA エディション以降で利用可能です。Quartus® II ソフトウェアの今後のリリースでは、これを自動的に処理する予定です。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。