記事 ID: 000080120 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

保護された地域のエラー nofile(37)

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 ModelSim* を使用して VHDL ベースの DDR3 UniPHY メモリー・コントローラー・デザインをシミュレーションする際に、上記のエラーが発生する場合があります。VHDL で DDR3 メモリー・コントローラーを生成すると、すべての Verilog および SystemVerilog サブモジュールが暗号化され、単一言語シミュレーターによるシミュレーションが可能になります。暗号化されたファイルセットでエラーが発生した場合、上記のような暗号化されたメッセージが生成されます。
解決方法

DDR3 ファイルは、_sim・ディレクトリーにある msim_setup.tcl ファイルで指定された順序でコンパイルされていることを確認します。アウトオブオーダーでコンパイルされたファイルは、上記のエラーが発生する可能性があります。

 

関連製品

本記事の適用対象: 27 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。