Stratix® V デバイス用に Quartus® II ソフトウェアによって生成される IBIS モデル・ファイルには、IBIS モデル・ファイル内のモデル名が含まれていません。
IBIS モデルの命名法は次のとおりです。
|命名の命名
すべてのモデルは、以下の命名方法__
参照:
lvttl - 3.3V LVTTL
lvcmos - 3.3V LVCMOS
25 ~ 2.5V LVCMOS
18 ~ 1.8V LVCMOS
15 ~ 1.5V LVCMOS
12 ~ 1.2V LVCMOS
hstl18i - 1.8V HSTL クラス I
hstl15i - 1.5V HSTL クラス I
hstl12i - 1.2V HSTL クラス I
hstl18ii - 1.8V HSTL クラス II
hstl15ii - 1.5V HSTL クラス II
hstl12ii - 1.2V HSTL クラス II
sstl2i - 2.5V SSTL クラス I
sstl18i - 1.8V SSTL クラス I
sstl15i - 1.5V SSTL クラス I
sstl2ii - 2.5V SSTL クラス II
sstl18ii - 1.8V SSTL クラス II
sstl15ii - 1.5V SSTL クラス II
sstl135 - 1.35V SSTL
sstl125 - 1.25V SSTL
hsul12 - 1.2V HSUL
lvds - 2.5V LVDS
minilvds - 2.5V mini-LVDS
rsds - 2.5V RSDS
lvpecl25 - 2.5V LVPECL
dhstl18i - 差動 1.8V HSTL クラス I
dhstl15i - 差動 1.5V HSTL クラス I
dhstl12i - 差動 1.2V HSTL クラス I
dhstl18ii - 差動 1.8V HSTL クラス II
dhstl15ii - 差動 1.5V HSTL クラス II
dhstl12ii - 差動 1.2V HSTL クラス II
dsstl2i - 差動 2.5V SSTL クラス I
dsstl18i - 差動 1.8V SSTL クラス I
dsstl15i - 差動 1.5V SSTL クラス I
dsstl2ii - 差動 2.5V SSTL クラス II
dsstl18ii - 差動 1.8V SSTL クラス II
dsstl15ii - 差動 1.5V SSTL クラス II
は以下を参照してください。
上部および下部の I/O バンク (文字「c」から始まる):
crin – 列入力、ピンDIFFIO_RX
ctin - 列入力、ピンDIFFIO_TX
crio - 列 I/O、DIFFIO_RX ピン
wwwo - 列 I/O、DIFFIO_TX ピン
>refers to:
s0 - 低速スルーレート
s1 - 高速スルーレート
d12 - 12mA の電流強度
r25 - 25 スラックシリーズ・オンチップ終端 (キャリブレーションなし)
r50c - 50 シリーズのオンチップ終端 (キャリブレーション付き)
e3r - 3 個の外部抵抗でエミュレートされた LVDS/mini-LVDS/RSDS
p0 - プリエンファシス無効
p1 - プリエンファシス有効
v0 - 低 VOD
v1 - 中低 VOD
v2 - 中高 VOD
v3 - 高 VOD
|
例: lvcmos_crio_d16s3は 16mA ドライブの 3.3V LVCMOS I/O 規格を参照
高さ、および上部および下部の I/O バンクの高速スルーレート設定
|