詳細
インテル® Quartus®® II ソフトウェア・ツール・バージョン 11.0sp1 では、Avalonを生成できません。® 10/100 Small MAC または 1000 Small MAC として設定された場合のトリプルスピード・イーサネット・コア向け BFM Qsys テストベンチ。生成中に次のエラーが発生します。
システムの検証に失敗しました
テストベンチ・システムの作成中にエラーが発生しました。
この問題は、次の回避策で解決できます。
- 現在の Qsys プロジェクトを開きます。
- トリプル・スピード・イーサネット・コントローラーをダブルクリックして、コアのバリエーションを 10/100/1000 イーサネット MAC に変更して、[完了] をクリックします。プロジェクトを保存します。
- [世代] タブをクリックして、次のオプションを選択します。
シミュレーション・モデルの作成: なし
testbench Qsys システムの作成: 標準Avalon・インターフェイス向けの標準 BMM
テストベンチ・シミュレーション・モデルの作成: なし
次に、[生成] をクリックします。これにより、インターフェイスごとに BFM モデルを含む別の Qsys プロジェクトが生成されます。 - tse_mac_0をダブルクリックして、コアのバリエーションを元の設定に戻します。
- [世代] タブで[テストベンチ Qsys システムの作成] を [なし] に設定します。これにより、変更しようとしている testbench qsys システムへのアクセスを回避できます。プロジェクトを保存します。
- 生成された Qsys プロジェクトを開きます。プロジェクトの /testbench ディレクトリーに表示されます。 プロジェクトが開くと、シグナルの欠落に関して多くのエラー (6) が発生します。これらはイーサネット・インターフェイスの GMII 部分用です。これは Small MAC と比較して 10/100/1000 イーサネット MAC コアの違いです。
- イーサネット出力に接続されているコンジット BFM コアを開き、Small MAC 実装では使用されない 6 つのGM_信号を取り外します。プロジェクトを保存
- [生成] タブでシミュレーション・モデルが [Verilog] に設定されていることを確認し、[create testbench Qsys system] に設定がないことを確認し、[合成用 HDL デザインファイルを作成] および [ブロックシンボルファイルを作成] のチェックマークを外します。
- システムを生成します。これにより、BFM テストベンチAvalon正しく構成されます。
このエラーは、Quartus® II ツールの次のバージョンで解決される必要があります。