記事 ID: 000080083 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

自動的に作成されたクロック・alt_cal_edge_detect_clkでリカバリーまたは除去のタイミング違反が発生するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのバージョン 11.1 以前の問題により、トランシーバー・ロジックのクロックにタイミング制約が存在しない alt_cal_edge_detect_clk 場合、リカバリーおよび除去タイミング違反が生じる場合があります。制約は alt_cal_edge_detect_clk Quartus® II ソフトウェアによって自動的に作成されます。

解決方法

この問題を回避するには、Synopsys デザイン制約に次の制約を追加します (.sdc) ファイル:

set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_clk}]

この問題は、Quartus® II ソフトウェア・バージョン 11.1 SP1 から修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。