記事 ID: 000080062 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

[マルチコーナータイミングの最適化] オプションが有効になっている場合、フィッターはどのタイミングコーナーでデザインを最適化しますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアでは、[フィッター設定] ページで [マルチコーナータイミングの最適化] オプションが有効になっている場合、フィッターは低速プロセス、高温のタイミングコーナー、高速プロセスの低温タイミングコーナーの両方に合わせてデザインを最適化します。65nm 以降のテクノロジーでは、Time Drew Timing Analyzer を使用した解析に低速プロセス、低温タイミング・コーナーも利用できます。ただし、フィッターはこのタイミング・コーナーに基づいてデザインを最適化しません。

この問題は、今後のインテル® Quartus® II ソフトウェアで修正される可能性があります。

関連製品

本記事の適用対象: 10 製品

Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® III FPGA
HardCopy™ IV GX ASIC デバイス
HardCopy™ IV E ASIC デバイス
HardCopy™ III ASIC デバイス
Cyclone® III LS FPGA
Cyclone® III FPGA
Arria® II GX FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。