記事 ID: 000080054 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

FPGA ピンでプローブする際のパッケージ効果

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

メモリーデバイスでプローブした信号とFPGAピンを比較すると、オシロスコープでは、メモリーピンの信号と比較して、FPGAピンの信号に大きな反射が見られます。 これは、以下に説明するようにパッケージ効果が得られるためです。

FPGA:

1. FPGAパッケージは非常に長いトレースを備えています (例: Stratix® V で最大 50~150ps)。

2. FPGAがサポートする IO 規格が異なるため、バッファーに高いキャパシタンスが存在します。

ディスクリート・メモリー・コンポーネント:

1. パッケージのトレースが比較的短い (最大 10 ~ 30ps)。

2. バッファーのキャパシタンス (通常 1.8pF) が大幅に低減されます。

FPGAsでは、信号はピンではなく IO バッファーで終了します。 パッケージのトレース長が大きいため、FPGAピンでのプローブは、通常とは異なる終端を伴う伝送ラインの途中でのプローブのようなものです。スコープに反射が見られるのはそのためです。 メモリーパッケージのトレースはFPGAのトレースより大幅に短いので、メモリーピンの信号は反射が少なく、はるかに良く見えます。

ボード・シミュレーション・ツール (Hyperlynx など) を使用して同じ信号をシミュレートすると、IO バッファーで信号を観察するとこれらの影響が消える可能性があります。 このため、Alteraは直接測定するのではなく、ISI およびクロストークのボードレベルのシミュレーションを実行することをお勧めします。

ボード・シミュレーションおよびチャネル・シグナル・インテグリティーの計算の詳細については、インテル FPGA Wiki: Measuring Channel Signal Integrity (HTML)の次のページを参照してください。

関連製品

本記事の適用対象: 25 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。