記事 ID: 000080038 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

警告 (11106): 共有 VREF を GPIO として使用 <pin action="" fmax="" name="" performance.="" reduces="" this=""></pin>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 VREF ピンは、デュアル目的の VREF ピンをサポートするデバイスでは、他のピンよりも高いピン容量を持っています。キャパシタンスが大きいほどエッジレートが遅くなり、I/O タイミングに影響するため、VREF ピンをバスまたはクロック機能の I/O ピンとして使用しないでください。 
解決方法

 

関連記事

関連製品

本記事の適用対象: 5 製品

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。