記事 ID: 000080023 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェアの SSTL および HSUL I/O 規格の入力 OCT で生成されたStratix V IBIS モデルに既知の問題がありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。 Quartus® II ソフトウェア・バージョン 13.1 アップデート 4 以前の問題により、次の I/O 規格で生成された Stratix® V IBIS モデルは、入力オンチップ終端 (OCT) では正しい動作を示しません。

    • 入力付き SSTL-15 (OCT 20、30、40、60、120)
    • SSTL-135 (入力時 OCT 20、30、40、60、120)
    • SSTL-125 (入力時 OCT 20、30、40、60、120)
    • SSTL-12 (入力時 OCT 60、120)
    • HSUL-12 (入力時 OCT 34、40、48、60、80)
    解決方法 この問題を回避するには、Quartus® II ソフトウェア・バージョン 14.0 以降を使用して IBIS モデルを再生成します。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。