Quartus® II ソフトウェア・バージョン 7.1 およびバージョン 7.2 では、差動 I/O プリミティブを持つピン位置を割り当てることはできません。デザインのコンパイル中に、差動プリミティブで次のパラメーターを使用して HDL コードのトップレベルのピンのピン位置を割り当てると、このエラーが表示されることがあります。
input diffin_p, diffin_n;
wire tmp;
ALT_INBUF_DIFF DIFF_IN (
.i ( diffin_p ),
.ibar ( diffin_n ),
.o ( tmp )
);
defparam DIFF_IN.io_standard = "LVDS";
defparam DIFF_IN.location = "PIN_AG18";
Quartus® II ソフトウェア・バージョン 7.1 およびバージョン 7.2 でデザインをコンパイルする場合、Stratix® III および Cyclone® III デザインでは HDL コード内のディファレンシャル・プリミティブを使用できますが、Quartus® II ソフトウェア・アサインメント・エディターを使用して、トップレベルの差動ピンをデバイスのピン位置に割り当てるためにピン位置を割り当てる必要があります。
アサインメント・エディターの詳細については、http://www.altera.com/literature/hb/qts/qts_qii52001.pdf の Quartus® II ハンドブック にある課題編集者の章 を参照してください。
ディファレンシャル I/O プリミティブの詳細については、Quartus® II のヘルプを参照してください。
この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。