記事 ID: 000080015 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

led_link信号が大きくなると、Arria 10 1G/2.5G/5G/10G マルチレート・イーサネット PHY IP コアのled_char_errとled_disp_err信号が 1 クロックサイクルで高いままになるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria® 10 1G/2.5G/5G/10G マルチレート・イーサネット PHY IP コアを使用すると、 led_char_err そして led_disp_err 信号は 1 クロックサイクルでアサーティブ状態を維持します。 led_link シグナル・アサート。

解決方法

次の設定は無視できます。 led_disp_err そして led_char_err 次のクロックサイクルの後の最初のクロックサイクルの信号 led_link シグナル・アサート。これは予期される動作です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。