記事 ID: 000079984 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Cyclone V ハード・メモリー・コントローラーの動作には、特定の I/O ピンを接地する必要があります。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR2、DDR3、および LPDDR2 製品に影響します。

Cyclone V ピン出力ファイルは、一般的な I/O ピンを識別します。 ハード・メモリー・インターフェイスを使用する際にグラウンドに接続する必要がある Cyclone V デバイスで動作します。これらのピンを接地しない場合、デザイン 近隣の I/O からのクロストークが増加する、またはクロストークが減少する可能性がある 最大周波数機能。

解決方法

この問題の回避策はありません。

この問題は修正されません。

関連製品

本記事の適用対象: 1 製品

Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。