記事 ID: 000079961 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY で DDR3 SDRAM コントローラーを使用すると、altera_reserved_tck信号のタイミング違反が発生するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアのバージョン 12.1sp1 以前の問題により、UniPHY を使用して DDR3 SDRAM コントローラーをインスタンス化する際に、以下のタイミング違反が発生する可能性があります altera_reserved_tck 。この違反の原因は、Quartus® II ソフトウェアが JTAG 出力をクロックとして認識しないからです。

    解決方法

    この違反を回避するには、次の Quartus 設定ファイル (.qsf) の割り当てを使用してクロックをクロックネットワークに割り当てます。

    set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to "altera_internal_jtag~TCKUTAP".

    この問題は、Quartus® II ソフトウェア・バージョン 13.0 以降修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。