記事 ID: 000079954 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー (12857): HIP リセット・ピンの「perst」が「PIN_&ltyour_PERST_ ピン位置&gt」にロックされています。これは合法ではありません。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II ソフトウェア・バージョン 13.1 の問題により、DDR3 ピンを誤って取り付けるか、デバイスの DDR 部分に未接続ピンがあると、このエラーが表示されます。 このような不正な DDR ピン接続がある場合、PERST が正しく正しいピン位置にある場合でも、このエラーが表示されます。
    解決方法

    DDR ピンエラーを修正します。

    この問題は、Quartus® II ソフトウェア・バージョン 14.0 で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。