記事 ID: 000079943 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

オフセット0x10 mdio_addr1信号のトリプル・スピード・イーサネット IP コアの値が「0」になっているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 トリプル・スピード・イーサネット MegaCore® 機能ユーザーガイドでは、mdio_addr1のハードウェア・リセット値は「1」と表示されています。これは、MDIO オプションがオンになっている場合にのみ適用されます。トリプル・スピード・イーサネット IP のインスタンス化で MDIO オプションがオフになっている場合、mdio_addr1のハードウェア・リセット値は「0」になります。

関連製品

本記事の適用対象: 28 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Cyclone® II FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。