記事 ID: 000079845 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY を使用した DDR2 および DDR3 SDRAM コントローラーで DDR2 デザインを 240MHz 未満でコンパイルする際のフィッターエラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    240MHz 以下の周波数で動作する DDR2 デザインの場合、 フィッターが次のエラーメッセージを表示する場合があります Can’t place Top/Bottom or Left/Right PLL 。

    解決方法

    この問題の回避策は、[削除] をオンに することです。 重複レジスター 合成オプション。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。