記事 ID: 000079827 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/22

Arria® V M10K メモリーブロックの初期化が正しくないのはなぜですか?

環境

  • インテル® Quartus® II ソフトウェア
  • Arria® V トランシーバー・ネイティブ PHY インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.0sp1 以前の問題により、Arria® V M10K メモリーブロックの初期コンテンツがハードウェアで正しくない場合があります。

    この問題は、2つのシングルポート RAM ブロックが、両方の RAM ブロックに一定の (VCC または GND) 読み取りまたは書き込みイネーブルがある単一の M10K リソースにパックされている場合に固有です。

    解決方法

    読み取りおよび書き込みイネーブル信号を動的信号に接続して、VCCまたはGNDに結び付けないようにします。

    この問題は、Quartus® II ソフトウェア・バージョン 15.0 ですでに修正されています。

    関連製品

    本記事の適用対象: 4 製品

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。