記事 ID: 000079815 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

プリロード・サーバーの実行後、FPGA構成前の Loan IO の状態は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Preloader によって Loan IO として設定された HPS IO ピンは、FPGA構成の前に「1」を駆動します。 これにより、トライステートを意図したピンに予期しない動作が生じる可能性があります。

 

解決方法

設定をFPGAする前に、ローン IO に割り当てられるピンを電源オンの状態に維持するには、次の手順に従ってください。

  1. インテル® Quartus® II プロジェクトのコピーを入手し、すべてのローン IO ピンを Qsys システムの GPIO に変更します。
  2. プロジェクトのコピーをコンパイルして、プリロード・ファイルを生成するためのハンドオフ・ファイルを取得します。
  3. コピー・プロジェクト用に通常どおりにプリロード・ファイルを生成します。
  4. 起動する目的のプロジェクトには、プリロード・ドライバーではなく、コピー・プロジェクトのプリロード・ドライバーを使用します。
  5. FPGAを構成した後、system_manager.c でsysmgr_pinmux_init機能を実行し、目的のプロジェクト用に生成されたプリロード・ファイルから生成されたpinmux_config.h およびpinmux_config_cyclone5.c ファイルを使用して HPS ピンmux 設定を再構成します。

この動作は、Cyclone® V および Arria® V のドキュメントの今後のリリースに含まれる予定です。

関連製品

本記事の適用対象: 5 製品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。