記事 ID: 000079812 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY 外部メモリー・インターフェイスのシンクロナイザーをリセットすると、SOPC Builder または Qsys で生成されたデザインのタイミングが失敗する場合があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    SOPC Builder または Qsys で生成されたシステムがタイミングに失敗する場合があります。 リセット・シンクロナイザーを含むパスによるクロージャー。

    解決方法

    この問題の回避策は、次の制約を適用することです。 Time Kiosk タイミング・アナライザーで:SOPC Builder 向け:

    set_false_path -from {dut_sopc_top_reset_clk_0_domain_synch_module: dut_sopc_top_reset_clk_0_domain_synch*}

    Qsys の場合:

    set_false_path -from *:rst_controller*|*:alt_rst_sync_uq1| altera_reset_synchronizer_int_chain[*] -to *:controller_phy_inst| *:memphy_top_inst|*:umemphy|*:ureset|*:ureset_*_clk|reset_reg[*].

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。