詳細
ModelSim*-Altera スタータ開発ソフトウェア・バージョン 6.6c および 6.6d の問題により、Stratix® V デバイスを対象とした VHDL のデザインはシミュレーションできません。この問題は ModelSim*-Altera Edition ソフトウェアには影響しません。ModelSim*-Altera スタータ開発ソフトウェア・エディションのこれらのバージョンは、Altera コンプリート・デザイン・スイート・バージョン 10.1 および 11.0 で提供されています。
この問題により、以下のようなエラーが表示される場合があります。
# ALTERA version supports only a single HDL
# ** Fatal: (vsim-3612) Instantiation of 'stratixv_ds_coef_sel' failed. Unable to check out Verilog simulation license.
解決方法
この問題を回避するには、次のいずれかのオプションを使用します。
- Verilog HDL を使用して、Stratix V デバイスをターゲットにしたデザインのシミュレーションを行います。
- ModelSim-Altera Edition ソフトウェアを使用して、Stratix V デバイスをターゲットにしたデザインのシミュレーションを行います。
この問題は、Altera コンプリート・デザイン・スイート・バージョン 11.1 で提供されている ModelSim-Altera スタータ・エディション・ソフトウェア・バージョン 10.0c 以降で修正されています。