詳細
デバイスの同じハーフサイドで複数のトランシーバー・リコンフィグレーション・コントローラー IP のインスタンスをインスタンス化し、異なるmgmt_clk_clk入力ソースを使用する場合、インテル® Stratix® V GX またはStratix® V GT デバイスでこのフィッターエラーが発生する可能性があります。
フィッティング・エラーは、物理トランシーバー・キャリブレーション・ブロックへの不正な接続が原因です。デバイスの各レギュレーターには、トランシーバー・リコンフィグレーション・コントローラー IP によって制御される単一の物理キャリブレーション・ブロックがあります。
解決方法
キャリブレーション・ブロックを備えたトランシーバー・リコンフィグレーション・コントローラーは、同じmgmt_clk_clkソースを持っている必要があります。
インテル® Stratix® V GX ハンドブックの「キャリブレーション・ブロック境界」の章を参照してください。これは、「Stratix V デバイスのトランシーバー・アーキテクチャー」のボリュームで見つかる場合があります。