記事 ID: 000079758 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

エラー： <system name="">.hps_0: 「HPS-to-FPGA ユーザー &lt;0,1,2&gt; クロック周波数」(S2FCLK_USER&lt;0,1,2&gt;CLK_FREQ) が範囲外: &lt; osc1 周波数&gt; - 100.0</system>

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 14.0 の問題により、Qsys は HPS ユーザークロックの最小周波数を外部リファレンス・クロックの周波数 (OSC1/2) に誤って制限しています。


     

    解決方法

    この問題を回避するには、make を実行する前に、/generated/pll_config.h ファイルのユーザークロックの PLL 設定を手動で編集して、ソフトウェア・プリローダーをビルドしてください。

    pll_config.h を手動で編集する方法については、www.Rocketboards.org の Preloader Clocking Customization ページ を参照してください。

    この問題は、Quartus® II ソフトウェアの次のリリースで解決されました。

    関連製品

    本記事の適用対象: 5 製品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。