記事 ID: 000079732 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ダイナミック・フェーズ・シフト・ポートが有効になっているAltera PLL のメガファンクションがシミュレーションでロックできないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ダイナミック・フェーズ・シフト・ポートが有効になっているAltera® PLL のメガファンクションは、シミュレーションで refclk 入力の切り替え開始時に scanclk 入力がトグルしない場合、ロックに失敗する場合があります。 この場合、ロックされた出力信号と出力クロックが低く動作しなくなります。

ModelSim* を使用している場合は、次のメッセージが表示される場合もあります。
"# ** エラー: (vsim-8630) nofile(-1): Infinity は除算演算の結果です。

これはシミュレーション・モデルの問題のためであり、scanclk 入力がフリーランニングである可能性のあるデバイスの実際の動作を表すものではありません。

解決方法

トグルしない場合は、scanclk 入力がロジック 1 に設定されていることを確認します。

この問題は、今後の Quartus® II ソフトウェアで修正される予定です。

関連製品

本記事の適用対象: 14 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。