記事 ID: 000079728 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

HPS qspi クロック・インターフェイスが反転しているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    動作周波数
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

SoC ハードウェア・ライブラリー (HWLIB) は、SoC クアッド・シリアル・ペリフェラル・インターフェイス (SPI) コントローラーを設定および制御します。QSPI HWLIB のソースは、/ip/altera/hps/altera_hps/hwlib/include/alt_qspi.h ファイルにあります。

SOC EDS 15.0 以前では、alt_qspi.h におけるALT_QSPI_CLK_POLARITY_LOWとALT_QSPI_CLK_POLARITY_HIGHの定義とそれぞれの値が正しくありません。

解決方法

この問題を回避するには、alt_qspi.h を編集して置き換えます。
ALT_QSPI_CLK_POLARITY_LOW     = 0

次の機能を備
ALT_QSPI_CLK_POLARITY_LOW     = 1


そして


ALT_QSPI_CLK_POLARITY_HIGH    = 1

次の機能を備
ALT_QSPI_CLK_POLARITY_ HIGH   = 0

この問題は、Altera SoC エンベデッド・デザイン・スイートの今後のバージョンで修正される予定です。

 

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。