記事 ID: 000079727 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PS (パッシブ・シリアル) またはファスト・パッシブ・パラレル (FPP) モードでコンフィグレーションする際に、nCONFIG ラインにプルアップまたはプルダウン抵抗を接続する必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。外部ホスト (Max® II CPLD またはマイクロコントローラー) がラインを駆動していない場合 (例えば、外部ホストの再プログラミング中や、nCONFIG を駆動する I/O がトライステートになっている場合など) は、プルアップ抵抗またはプルダウン抵抗によって nCONFIG ラインを既知の状態に維持できます。プルアップ抵抗が nCONFIG ラインに追加された場合、外部ホストが再プログラムされている場合、FPGAはユーザーモードのままになります。プルダウン抵抗を nCONFIG ラインに追加すると、外部ホストが再プログラムされると、FPGAはリセットモードになります。

nCONFIG ラインが高くリリースされるたびに、最初の DCLK と DATA が意図せずに駆動されないようにしてください。Alteraは、外部ホストまたはFPGAがコンフィグレーションの準備が整っていない場合は、nCONFIG ラインを低くしておくことを推奨します。

解決方法

 

関連製品

本記事の適用対象: 31 製品

Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGAs
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
インテル® Cyclone® FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。