記事 ID: 000079723 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM Altmemphy および UniPHY ベースのコントローラーが、コントローラー GUI のメモリー・プリセット・エディターで指定されている最大リフレッシュ間隔に違反しているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

コントローラーは、プリセット・エディターで指定された時間内に更新が行われることを保証しません。コントローラーの動作とバンク状態によっては、しばらく時間がかかる場合があります。シーケンシャル・バースト・トランザクション中にリフレッシュ割り込みが発生した場合、最適な時間より 135ns 遅くなることがあります。

回避策は、プリセット・エディターの tREFI を 7.6us の動作値に減少することです。この 200ns の削減は、Alteraが安全側にいるために推奨されます。

関連製品

本記事の適用対象: 9 製品

Cyclone® IV GX FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。