記事 ID: 000079711 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

MAX 7000S、7000A、7000B、3000A デザインをMAX II デバイスに再ターゲットする際に、コンパイル時のピン使用レポートで報告されるピンが 4 つ減っているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 MAX® 7000S/A/B および 3000A デバイスでは、JTAG (Joint Test Action Group) ピンはデュアル目的のピンです。ソフトウェアのデバイスオプションを通じて、JTAG インターフェイス・ピンに設定することも、JTAG テストや ISP 機能を残さずに通常の入力 / 出力 (I/O) ピンとして使用することもできます。MAX 7000S/A/B および 3000A プロジェクトでは、JTAG でこれらのピンを有効にすると、デザインに使用される合計 I/O でカウントされます。MAX II デバイスでは、JTAG ピンは専用であり、I/O ピンとして機能できず、I/O カウントに含まれません。

関連製品

本記事の適用対象: 1 製品

MAX® II CPLD

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。