記事 ID: 000079706 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Quartus® II ソフトウェア・バージョン 14.0 ~ 15.0 を使用している場合、Stratix V GT デバイス・レシーバーの並列データ出力が不正なのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II ソフトウェアのバージョン 14.0 ~ 15.0 で問題が発生したため、Stratix® V GT レシーバーで不正なrx_parallel_data [63:0] 並列データ出力が実行されることがあります。rx_parallel_data[127:64] が正しいと思います。
    解決方法

    この問題を回避するには、Quartus® II ソフトウェア・バージョン 15.0 をインストールしてから、以下のパッチをダウンロードしてインストールしてください。

      この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

      関連製品

      本記事の適用対象: 2 製品

      Stratix® V FPGA
      Stratix® V GT FPGA

      このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。