詳細
はい。Quartus で作成された全フルレート QDRII/II SRAM および RLDRAM II UniPHY ベースのデザイン® II ソフトウェアのバージョン 10.0SP1 それ以前のバージョンでは、ハードウェアで断続的なキャリブレーション・エラーが発生する可能性があります。再キャリブレーション / リセットを複数回実行すると、1 回のキャリブレーション・エラーが発生する場合があります。キャリブレーション・エラーは、シーケンサー (AFI クロックドメイン) から読み取りデータパス (リードキャプチャー・クロックドメイン) への非同期リード FIFO リセット信号転送を実行しきれないためです。
フルレート・デザインでは、リセット信号を読み取りデータパスで正しくキャプチャーするために、シーケンサーに読み取り FIFO リセット信号を取り込む 2 クロックサイクルが必要です。ただし、リード FIFO リセット信号はシーケンサーの 1 つのクロックサイクルでのみインストルトされます。また、クロッククロスパスには組み合わせロジックが存在するため、リセット信号転送の堅牢性が十分ではありません。これにより、キャリブレーション中にリード FIFO が正しくクリアされません。
この問題の回避策は、Quartus® II ソフトウェア 10.0SP1 に以下の Quartus® II ソフトウェア・パッチをインストールし、IP を再生成することです。この問題は、インテル® Quartus® II ソフトウェアの今後のリリースで修正される予定です。
適切な Quartus® II ソフトウェア・バージョン 10.0SP1 パッチ 1.150 を以下のリンクからダウンロードします。