記事 ID: 000079685 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェアの異なるバージョン間で IV Arria GX および II GX トランシーバー・ツールキット・デザインをアップグレードStratix際に、「System.xcvr: "Number of lanes( レーン数)」 (レーン) (1) 範囲外 (1,0)) Qsys エラーが表示されるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II アーカイブ・ソフトウェアの問題により、IV GX および異なるバージョンの Quartus® II ソフトウェア間で II GX トランシーバー Arria®・ツールキットのデザインStratix®アップグレードする際に、上記の Qsys エラーが表示される場合があります。

    これは、Quartus® II アーカイバーがデザインの「IP」フォルダをインポートしていないためです。

    解決方法 この問題を解決するには、「IP」フォルダをプロジェクトにコピーします。IP フォルダーは、トランシーバー・ツールキットのデザイン例にあります。

    関連記事

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Arria® II GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。