記事 ID: 000079653 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Time optimizer Report DDR が UniPHY メモリー・インターフェイス IP のスレーブ・インターフェイスのタイミング・マージン結果を表示しないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

また、次のタイプの警告メッセージが表示される場合があります。

警告 (332087): このクロック割り当てのマスタークロックを派生できませんでした。 クロック:は作成されていません。

警告 (332049: _p0.sdc(407): 引数 -clock と値 [get_clocks {mem_dqs[1}] のset_output_delayは無視されます。

解決方法

フローの詳細については、外部メモリー・インターフェイス・ハンドブック 第 3 巻の機能説明 - UniPHY 章の DLL および PLL 共有インターフェイスのセクションを参照してください。

http://www.altera.com/literature/lit-external-memory-interface.jsp

フロー手順に加えて、マスター名に階層構造のパス名に「\」が含まれている場合、_p0_timing.tcl スクリプトで正しく認識するには「\\」に変換する必要があります。

この問題は、今後の Quartus® II ソフトウェアで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。