記事 ID: 000079637 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix® V デバイスを対象とするコンパイルが失敗する原因

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • FFT インテル® FPGA IP
  • FIR II インテル® FPGA IP
  • CIC インテル® FPGA IP
  • NCO インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    さまざまな MegaCore® 機能バージョン 10.1 以前では、IP コアを含み、Stratix® V デバイスをターゲットとするデザインは、IP コアの有効なライセンスを持っていてもコンパイルされません。ソリューション・ rd03082011_116については、Altera®を参照してください。

    影響のある構成

    以下の IP コアデザインは、Stratix V デバイスを対象としています。

    • CIC
    • FFT
    • FIR コンパイラー
    • NCO コンパイラー
    • POS-PHY レベル 4
    • リードソロモン
    • トリプルスピード・イーサネット
    • ビデオ & 画像処理スイート
    • ビタビ

    デザインへの影響

    これらの IP コアを含み、Stratix V デバイスを対象とするデザインはコンパイルできません。

    ソリューションのステータス

    この問題は、MegaCore 機能バージョン 11.0 で修正されています。

    解決方法

    この問題を解決するには、これらの IP コアの有効なライセンスがある場合、次の手順に従ってください。

    1. Quartus® II ソフトウェアのインストールを 10.1 サービスパック 1 バージョンにアップグレードします。
    2. Quartus® II ソフトウェアのインストールにパッチ 1.19 を適用します。
    3. この問題の影響を受けている IP コアやその他のデザインを再生成します。
    4. デザインを再コンパイルします。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。