記事 ID: 000079630 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

50G Interlaken IP コアが 200MHz _usr_clkクロックをサポートしない

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

50G Interlaken IP コアは、以下の機能 rx_usr_clk を備えたユーザークロック (および) をサポートしません。 tx_usr_clk 周波数 250 MHz 未満。入力クロックを提供する場合 tx_usr_clk IP コアの動作周波数が 250 MHz 未満の場合、 内部 FIFO アンダーフロー。このアンダーフローには and フラグが付きます itx_hungry itx_underflow 。 周波数の入力クロックを入力した場合 rx_usr_clk 250 MHz 未満の場合、IP コアは内部 FIFO を使用します Interlaken リンクからのオーバーフローおよびデータ損失。

解決方法

この問題を回避する方法はありません。

この問題は、50G Interlaken のバージョン 13.0 SP1 で修正されています。 MegaCore ファンクション

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。