Cyclone V SoC または Arria V SoC デザインが起動時にハングアップする、または SDRAM キャリブレーションに失敗するのはなぜですか?

問題が原因で、Cyclone® V SoC およびArria® V SoC デバイスでは、クロックセレクト (CSEL) ピンを 01、10、または 11 の値に設定した場合、コンフィグレーションに次の問題が生じる可能性があります。

1. HPS は BootROM ステージ中にハングアップし、Preloader ステージに進むことができませんでした。
2. プリロード・プロセス中に HPS SDRAM キャリブレーションに失敗します。
   

Quartus® II ソフトウェア / SoC EDS バージョン 13.1 および 14.0 のパッチがこの問題を回避するために利用可能です。以下の手順に従ってください。

1. 以下の該当するリンクからパッチをダウンロードしてインストールします。
   • SoC EDS バージョン 14.0
     • Windows 用 SoC EDS バージョン 14.0 用パッチ 0.01soc をダウンロード (.exe)
     • Linux* 向け SoC EDS バージョン 14.0 用パッチ 0.01soc をダウンロード (.run)
     • SoC EDS バージョン 14.0 (.txt) 向けパッチ 0.01soc 用 Readme をダウンロードします。
   • SoC EDS バージョン 13.1
     • Windows 用 SoC EDS バージョン 13.1 用パッチ 0.03soc をダウンロード (.exe)
     • Linux* 向け SoC EDS バージョン 13.1 用パッチ 0.03soc をダウンロード (.run)
     • SoC EDS バージョン 13.1 (.txt) 向けパッチ 0.03soc 用 Readme をダウンロードする
   • ノート：
     - ディレクトリーにパッチをインストール /altera// します。
     - このパッチは、上位 4 K バイトの HPS オンチップ RAM (OCRAM) を使用します。したがって、Preloader の後に実行されるソフトウェアは、OCRAM の上位 4 K バイトを変更することはできません。
     

• CSEL ピン [1:0] を接続して、ボード上の CSEL=00 をプルダウンしてグラウンド抵抗 (4.7 分、10m、10 nm)に接続します。この CSEL モードでは、BootROM は PLL コンフィグレーションを実行しません。PLL はパワーアップ時またはコールドリセット時にバイパス状態になります。

• Preloader イメージを再生成する

1. エンベデッド・コマンド・シェルの起動
   
   • Windows システムでバッチファイル\embedded\Embedded_Command_Shell.bat を実行します。
   • Linux システムでは、シェルスクリプト\embedded\embedded_command_shell.sh を実行します。
2. コマンドシェルでは、ディレクトリーを / ソフトウェア / spl_bsp に変更します。
3. type make clean-all
   
   • 注: このコマンドは、Preloader バイナリーイメージと、すべての Preloader ソースファイルを含む uboot-socfpga フォルダを削除します。以前にこのフォルダーにファイルを変更または追加したことがある場合は、このパッチを使用した後で、これらのファイルをバックアップして再適用する必要があります。
4. タイプ make
   
   • 注: Preloader を再度作成して、この問題の修正を含む SoC EDS インストール・ディレクトリーから Preloader ソースファイルを抽出します。