記事 ID: 000079613 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

テストベンチ例で PIPE モードまたはシリアルモードを制御する方法

環境

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    altprice_tbed_sv_hwtcl.v ファイルの 1 つのパラメーター serial_sim_hwtcl、テストベンチが PIPE モードでシミュレートするかシリアルモードでシミュレートするかを制御します。0 に設定すると、シミュレーションは PIPE モードで実行されます。1 に設定すると、シリアルモードで実行されます。

    解決方法

     

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。