記事 ID: 000079611 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCI Express Qsys 生成 VHDL テストベンチの IP コンパイラーはシミュレートできません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Qsys は IP 向けに機能する VHDL テストベンチを生成できません。 PCI Express* 用コンパイラー。

    この問題は、PCI Express* のバリエーションのすべての IP コンパイラーに影響を与えます。 VHDL テストベンチを使用して Qsys で生成されます。

    解決方法

    この問題を回避するには、次の方法でデザインを生成、シミュレートします。 Verilog HDL テストベンチ

    この問題は、今後の IP コンパイラーで修正される予定です。 PCI Express* の場合。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。