記事 ID: 000079604 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

フィッターは、I/O バンクのグループ内のすべてのピンが、Stratix V 向けに 1 つの VCCPD ピンを共有する必要があることを強制しません。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    I/O バンクのグループ内のすべてのピンは、 1 個の V 4000 ピンでフィッターが強制力を持ちません。 この制限。Stratix V デバイスでは、1 個の V0/00ピン は、I/O バンクのグループと共有されます。同じ I/O バンクラベル 番号 (7A、7B、7C、7D など) が同じものを共有するグループを形成します。 VUUID ピン(バンク 3A を除く) 3B、3C、3D - バンク 3A および 3B は、1 個の Vキューラピンでグループを形成します。 バンク 3C と 3D は、独自の VUUIDピンで別のグループを形成します。対象: 例えば、3.0 V V000V 000ピンを使用する I/O バンク 同じグループ内のほかのすべての I/O バンクで 3.0-VV 0000V 00000 を使用します。 2.5 V VUUIDDピン力を使用する I/O バンク 同じグループ内のその他すべての I/O バンクで 2.5 V V0000 V 0000を使用します。対象: サポートされている VCCIO電圧レベルの詳細 V4000ピンで使用可能な場合は、I/O 規格を参照してください。 I/O 機能の電圧レベルセクション Stratix Stratix V デバイスの章 V デバイス・ハンドブック(

    解決方法

    3.3 の出力ピンまたは双方向ピンを使用する場合 V-LVTTL/ LVCMOS I/O 規格では、VBNBD の制限を強制する必要があります 場所の割り当てに手動で割り当て。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。