記事 ID: 000079599 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V で 10GB PCS および 6 チャネル以上で x-1 LOW LATENCY PHYmズバガン関数のインスタンス化に失敗

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    x-1 LOW LATENCY PHYmスアンビションをインスタンス化しようとすると 10GB PCS と 6 つ以上のチャネルを使用している場合、フィッティングに失敗する PLL は 6 つ以上のチャネルを駆動することはできません。フィッターが生成する 以下のようなメッセージが表示されます。

    Error: Could not place ATX PLL hsl2_rev1:inst24|altera_xcvr_low_latency_phy:h sl2_rev1_inst|alt_pma:alt_pma_inst|alt_pma_sv: alt_pma_sv_inst|altera_xcvr_10g_custom:altera_ xcvr_10g_custom_inst|pll[0].tx_pll~LC_PLL.

    解決方法

    1 つのチャネルに対して x-1 デザインをインスタンス化してから、繰り返します 必要なチャネル数を満たすインスタンス化。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。