記事 ID: 000079580 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY ベースの DDR3 コントローラーのレイアウトガイドは、外部メモリー・インターフェイス・ハンドブック に記載されている情報以外にもありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。現在の外部メモリー・インターフェイス・ハンドブックには記載されていない追加のガイドラインがあります。これらの設計ガイドラインは、ハンドブックの次のバージョンに追加されます。

これらのルールに従うと、UniPHY ベースの DDR3 インターフェイスの再同期 / 書き込み平準化タイミングを改善できます。これらのルールは ALTMEMPHY ベースのインターフェイスには影響しません。

追加のガイドラインを含むドキュメントへのリンクは以下のとおりです。

DDR3 UniPHY レイアウト・ガイドライン (DOC)

関連製品

本記事の適用対象: 1 製品

Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。