はい。現在の外部メモリー・インターフェイス・ハンドブックには記載されていない追加のガイドラインがあります。これらの設計ガイドラインは、ハンドブックの次のバージョンに追加されます。
これらのルールに従うと、UniPHY ベースの DDR3 インターフェイスの再同期 / 書き込み平準化タイミングを改善できます。これらのルールは ALTMEMPHY ベースのインターフェイスには影響しません。
追加のガイドラインを含むドキュメントへのリンクは以下のとおりです。
はい。現在の外部メモリー・インターフェイス・ハンドブックには記載されていない追加のガイドラインがあります。これらの設計ガイドラインは、ハンドブックの次のバージョンに追加されます。
これらのルールに従うと、UniPHY ベースの DDR3 インターフェイスの再同期 / 書き込み平準化タイミングを改善できます。これらのルールは ALTMEMPHY ベースのインターフェイスには影響しません。
追加のガイドラインを含むドキュメントへのリンクは以下のとおりです。
1
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。