詳細
この問題は、Stratix® II LVDS レシーバー・プリミティブの標準遅延フォーマット出力ファイル(.sdo)タイミングファイルの既知の 問題により発生している可能性があります。bit_slip モジュールのdataout_regインスタンスのデータ入力とクロック信号の間にホールドタイム違反が表示されます。
インテル®Quartus® II タイミング・アナライザーは、これらのホールドタイム違反を報告しません。タイミング・アナライザーは LVDS ブロック内のレシーバー・スキュー・マージン (RSKM) をチェックし、違反を報告します。RSKM に対応している限り、ハードウェアの動作は保証されます。bit_slip回路は最終出力ビットを正しく設定します。
したがって、LVDS 受信機のシミュレーションによるこれらのホールド違反は安全に無視できます。
この問題は、インテル® Quartus® II ソフトウェア・バージョン 5.0 SP1 で修正されています。このソフトウェア・バージョン以降、SDO ファイルには RSKM が満たされている限り動作が保証されているハードウェアのホールドタイム・チェックは含まれません。