記事 ID: 000079510 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Arria 10、Arria V GZ、およびStratix V PCI Express* デザインは、トランザクション・レイヤー・コンフィグレーション・スペース信号 (tl_cfg_*) を受け取る Avalon-MM または Avalon-MM DMA インターフェイスを使用しています。

環境

    インテル® Quartus® II サブスクリプション・エディション
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

トランザクション・レイヤー構成スペース信号データ (tl_cfg*)PCI Express のハード IP によって駆動される正しくサンプリングされていない をFPGA ファブリックで使用します。そのため、セットアップまたはホールドタイム違反が発生する可能性があります。次の情報を提供 インテル® Quartus® Prime 開発ソフトウェアでは違反が報告されないのは、このマルチサイクル・パスのためです。 制約はありません。タイミング違反が発生した場合、システムがハングアップする可能性があります。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェアのバージョン 16.0.1 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。